(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出顧公開番号

特開平8-148561

(43)公開日 平成8年(1996)6月7日

(51) Int.Cl.*

. 1

識別記号

FI

技術表示簡所

H01L 21/768

21/28

301 S

29/78

HO1L 21/90

С

審査請求 未請求 請求項の数12 OL (全 14 頁) 最終頁に続く

(21)出願番号

特額平6-282337

(22)出資日

平成6年(1994)11月16日

(71)出題人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 木村 雅俊

伊丹市瑞原4丁目1番地 三菱電機株式会

社ユー・エル・エス・アイ開発研究所内


(74)代理人 弁理士 大岩 增雄

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【目的】 ゲート館極、ソース/ドレイン領域に当接す るコンタクトホールを同時に形成する場合に、それぞれ ゲート重極、ソース/ドレイン領域の下層までエッチン グしない構造とし、絶縁層上の配線の形成を容易にする 半導体装置を得る。

【構成】 ゲート電極を構成するシリコン層上に2層構 造からなるシリサイド層、若しくは選択比の高い物質か らなるシリサイド層を形成し、コンタクトホール形成時 のエッチングストッパーとする。また、コンタクトホー ルを形成する絶縁層の上面はCMP法によって平坦化 し、その後の配線等の形成を容易にする。さらに、ゲー ト電極上に2層のシリサイド層を形成する場合は、同じ 物質で構成する場合と、異なる物質で構成する場合があ る。



/34./3b:P.N型不託物拡散領域 14a,14b:P*,P~型拡散领域。 156,764,166:シリサイド層 17:ワード線コンタクト

180,186: 1297 F 19a.19b: 配線

20:紀禄屋

【特許請求の範囲】

【請求項1】 半導体基板、この半導体基板の一主面上に設けられたソース/ドレイン領域、上記半導体基板の一主面に形成されたゲート絶縁層と、この絶縁層状に形成されたシリコン層からなるゲート電極、上記ソース/ドレイン領域上に形成された第一のシリサイド層、りも厚い膜である第二のシリサイド層、少なくとも第一、第二のシリサイド層の上部に形成され、CMP法により平担化された絶縁層、上記第一、第二のシリサイド層に当時であるように絶縁層中に埋設されたコンタクトを有することを特徴とする半導体装置。

【請求項2】 第二のシリサイド層は2種類の層からなり、一方の層は第一のシリサイド層と同じ物質で同時にRTA法により形成された層であり、他方の層はスパッタリング法によって積まれた層であることを特徴とする請求項1記載の半導体装置。

【請求項3】 第二のシリサイド層は2種類の層からなり、一方の層は高融点金属層を形成後、RTA法によりシリサイド化した層であり、他方の層は第一のシリサイド層と同じ物質で、第一のシリサイド層を構成する高融点金属膜と同時にRTA法により形成した層であることを特徴とする請求項1記載の半導体装置。

【請求項4】 第二のシリサイド層は2種類の層からなり、一方の層はゲート電極に近い側に形成された第一の高融点金属層、他方の層は第一の高融点金属層上に形成された第二の高融点金属層であり、第一、第二の高融点金属層を同時にRTA法によってシリサイド化させることによって形成した層であることを特徴とする請求項1記載の半導体装置。

【請求項5】 第二のシリサイド層は2種類の層からなり、一方の層は、ゲート電極の上面に高融点金属イオンを注入後、RTA法によってシリサイド化した第一のシリサイド層、他方の層は、第一のシリサイド層上に高融点金属層を形成後、RTA法によってシリサイド化した第二のシリサイド層であり、上記第一のシリサイド層と第二のシリサイド層を同時にRTA法によってシリサイド化して形成したことを特徴とする請求項1記載の半導体装置。

【請求項6】 第二のシリサイド層は、物質が異なる2 種類のシリサイド層の積層構造であり、第一のシリサイド層は、第二のシリサイド層を構成する二層の内の上層のシリサイド層と同じ物質で形成されており、第二のシリサイド層である下層のシリサイド層は、その上層のシリサイド層よりも選択比が高い物質で構成されたことを特徴とする請求項1記載の半導体装置。

【請求項7】 半導体基板、この半導体基板の一主面に 形成されたソース/ドレイン領域、上記半導体基板の一 主面に形成されたゲート絶縁層とシリコン層からなるゲ 一上電極、上記ソース/ドレイン領域上に積層された第 一のシリサイド層、上記ゲート電極上に積層された第二 のシリサイド層、この第二のシリサイド層上に積層され たチタンナイトライド層、少なくとも上記チタンナイト ライド層とゲート電極の側面に形成されたサイドウォー ルを有することを特徴とする半導体装置。

【請求項8】 第二のシリサイド層を形成する物質が、 第一のシリサイド層を形成する物質よりも選択比の高い 物質で構成されたことを特徴とする請求項7記載の半導 体装置。

【請求項9】 半導体基板の一主面下に形成された素子分離領域、この素子分離領域上に形成されたゲート電極と、ソース/ドレイン領域の上に形成されたゲート電極が、ほぼ同じ高さに形成されていることを特徴とする請求項1ないし8のいずれか一項記載の半導体装置。

【請求項10】 半導体基板の一主面上に形成されたソース/ドレイン領域の上面に第一のシリサイド層を形成する工程、半導体基板の一主面上に形成されたゲート絶縁層とシリコン層とからなるゲート電極上に、第一のシリサイド層よりも厚い第二のシリサイド層を形成する工程、少なくとも第一、第二のシリサイド層の上部に絶縁層を形成し、これをCMP法によって平担化する工程、第一、第二のシリサイド層に当接するように上記絶縁層中にコンタクトを埋設する工程を含むことを特徴とする半導体装置の製造方法。

【請求項11】 半導体基板の一主面に形成されたソース/ドレイン領域上に第一のシリサイド層を形成する工程、半導体基板の一主面上に形成されたゲート絶縁層とシリサイド層からなるゲート電極上に第二のシリサイド層を形成する工程、第二のシリサイド層上にチタンナイトライド層を形成する工程、チタンナイトライド層とゲート電極の側面に接するようにサイドウォールを形成する工程を含むことを特徴とする半導体装置の製造方法。

【請求項12】 半導体基板の一主面にLOCOS法によって形成された素子分離領域、上記素子分離領域の上部をエッチングし半導体基板の一主面以下の高さに形成する工程を含むことを特徴とする請求項10ないし11のいずれか一項記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置等の 半導体装置及びその製造方法、特にゲート電極、ソース /ドレイン領域上にシリサイド層を形成したMIS(ME TAL INSULATOR SEMICONDUCTOR)型半導体装置及びその 製造方法に関するものである。

[0002]

【従来の技術】図35は、例えば特開平2-54536 号公報に示された従来の半導体装置を示す断面図である。図35に示すようにP型の単結晶シリコンからなる 半導体基板1の表面にフィールド絶縁膜からなる案子分 離領域2によって多数の活性領域が区画され、その中に MOSFET (METAL OXIDE SEMICONDUCTOR FIELD EFFE CTTRANSISTOR) が形成されている。MOSFETは二酸 化シリコンからなる薄いゲート絶縁層3上に位置するゲ ート電極と、半導体基板1の表面に形成されたソース/ ドレイン領域6を有する。ゲート電極5は、ゲート絶縁 層3、シリコン層4とで構成され、その上には低抵抗な シリサイド層8a、8bが構成され、また、ソースノド レイン領域6の上部には低抵抗シリサイド層8 c が形成 されている。シリコン層4上のシリサイド層8a、8b の膜厚の合計はソース/ドレイン電極6上に形成された シリサイド層8cより厚く形成されている。また、ゲー ト絶縁層3、シリコン層4からなるゲート電極5、及び シリサイド層8a、8bの側部には、CVD (CHEMICAL VAPOR DEPOSITION) 技術及び反応性エッチングによっ て形成されたシリコン酸化膜等の絶縁物質からなるサイ ドウォール9が設けられている。このように形成された 素子の上に、さらに絶縁膜10および配線層11が形成 され、配線層11の一部はコンタクト12を介してソー ス/ドレイン電極6上のシリサイド層8 c と接してお り、ソース/ドレイン領域6の下部には髙不純物濃度の N+型拡散領域7aが形成されており、また、サイドウ ォール9の下部には低不純物濃度のN-型拡散領域7 b が形成されている。

【0003】このように構成された従来の半導体装置の 構造では、シリサイド層8cは配線のコンタクト形成の 場合のコンタクトホールのエッチングの際に、ソース/ ドレイン領域 6 を突き抜けてエッチングしてしまうこと を防止する役割を持っており、ゲート電極 5 上のシリサ イド層8a、8bはゲート電極5のシート抵抗を低減す るために形成されたものである。また、ソースノドレイ ン領域6上のシリサイド層8cよりも、ゲート電極5上 のシリサイド層8a、8bの合計の膜厚が厚い構成とな っているのは、シリサイド層を厚く形成することで、シ ート抵抗をより小さくすることが可能だからであった。 [0004]

【発明が解決しようとする課題】従来の半導体装置は以 上のように構成されていたので、ゲート電極5のシート 抵抗低減とコンタクトホール形成の際のエッチングによ る、ソース/ドレイン領域6の突き抜け防止という目的 は達成していた。しかし、最近、この従来の半導体装置 が特許として出願された昭和63年(1988年)8月 の時点では、国内においてはほとんど用いられていなか ったCMP (CHEMICAL MECHANICAL POLISING)法という半 導体装置形成における形成層平担化技術が用いられるよ うになって、次のような問題点が生じることを発明者は 発見した。

【0005】図36は、従来の技術を用いて形成した半 導体装置の断面図であり、図において、10はCVD等 の技術で、少なくともシリコン層 4 上、ソース/ドレイ ン領域6上に均一な厚さに形成された絶縁層。12aは……… 【課題を解決するための手段】この発明の請求項1に係…………

ゲート電極 5 上のシリサイド層 8 b に当接するように形 成されたコンタクトホール、12bはソース/ドレイン 領域6上のシリサイド層8 c に当接して形成されたコン タクトホールであり、その他、図35で示した記号と同 一記号は同一、若しくは相当部分を示すものである。こ の図36に示すように素子分離領域2上に形成されたシ リサイド8b上の絶縁層10の厚さAと、半導体基板1 の一主面に形成されたソース/ドレイン領域6上に形成 された絶縁層10の厚さBは、ほぼ同じ厚さになってい る。また、この絶縁層10の表面10aは、図に示すよ うに段差Cが生じていることが分かる。このように絶縁 層10の表面10aに凹凸があると、配線や素子を形成 する場合などに寸法精度が悪くなる、配線の断線が生じ るなどの問題が生じる。

【0006】そこで、先述のCMP法を用いて処理する と、図37に示すように絶縁層10の上面10aは平担 化され、図36において示されていた絶縁層10の上面 の10aの段差Cは消滅し、素子分離領域2上に形成さ れたシリサイド層8bの上の絶縁層10の厚さD、つま り形成すべきコンタクトホール12aの深さDは、絶縁 層10を平担化する前と比較すると、大幅に小さくなっ ていることが分かる。一方、ソース/ドレイン領域6上 の絶縁層10の厚さE、つまり形成すべきコンタクトホ ール12bの深さは、絶縁層10平担化前とほとんど変 わらなくすることができる。

【0007】ここで、発明者は平担化した絶縁層10を 形成し、ソース/ドレイン領域 6 上、ゲート電極 5 上に 同時にコンタクトを形成する場合、コンタクトホールエ ッチングの際にゲート電極5上の絶縁層10が薄いため に、ソース/ドレイン領域6に当接するコンタクトホー ル12bを完全に形成できるまでエッチングすると、ゲ ート電極5を突き抜けるまでエッチングしてしまい、半 導体装置が正確に動作しなくなる恐れがあることを発見 した。また、発明者は、この従来の技術において、ゲー ト電極5上等にシリサイド層8a、8bが形成されては いるが、CMP法によって平担化を行った絶縁層10を 用いることによって、コンタクトホール形成の際の電極 の突き抜け防止は従来よりも一層深刻化してしてしまう という問題が生じることも発見した。

【0008】この発明は、上記のような問題点を解決す るためになされたものであり、半導体基板1に形成され た絶縁層10をCMP法によって平担化した場合におい ても、ワード線コンタクト形成のためのコンタクトホー ル形成の際に、ゲート電極5の下層までエッチングする ことなく、ソース/ドレイン領域6上、ゲート電極5上 にコンタクトを形成できる半導体装置を得ることを目的 としており、さらに、この装置に適した製造方法を得る ことを目的とする。

[0009]

る半導体装置は、絶縁層をCMP法によって平担化する 構造をとる場合、ゲート電極上、及びソース/ドレイン 領域上にシリサイド層を、ソース/ドレイン領域上より もゲート電極上の層が厚くなるように形成するものであ る。

【0010】この発明の請求項2に係る半導体装置は、 請求項1の手段に加え、ゲート電極上に形成するシリサ イド層を2層構造とし、その内の下層はスパッタリング 法によって形成するチタンシリサイド層とし、上層は高 融点金属層を形成後RTA(RAPID THERMAL ANNEALIN G) 法によって熱処理することで形成したものである。 【0011】この発明の請求項3に係る半導体装置は、 請求項1の手段に加え、ゲート電極上に形成するシリサ イド層を2層構造とし、いずれの層も、別々の工程にお いて、高融点金属層を形成後RTA法によって熱処理す

【0012】この発明の請求項4に係る半導体装置は、 請求項1の手段に加え、ゲート電極上に形成するシリサ イド層を2層構造とし、いずれの層も、別々の工程にお いて、高融点金属層を形成し、その後、同時にRTA法 によって熱処理することで形成したものである。

ることで形成したものである。

【0013】この発明の請求項5に係る半導体装置は、 請求項1の手段に加え、ゲート電極上に形成するシリサ イド層を2層構造とし、下層は、ゲート電極を構成する 多結晶シリコン層の上部に高融点金属イオンを注入し、 上層は高融点金属層を形成し、その後、同時に両方の層 をRTA法によって熱処理することで形成したものであ る。

【0014】この発明の請求項6に係る半導体装置は、 請求項1の手段に加え、ゲート電極上に、2層のシリサ イド層を形成し、その内の下層のシリサイド層は、上層 のシリサイド層よりも選択比の高い物質で形成したもの である。

【0015】この発明の請求項7に係る半導体装置は、 請求項1の手段に加え、ソース/ドレイン領域上、及び ゲート電極上にシリサイド層を形成し、ゲート電極上の シリサイド層上にはチタンナイトライド層を形成したも のである。

【0016】この発明の請求項8に係る半導体装置は、 請求項7に係る手段に加え、ゲート電極上のシリサイド 層は、ソース/ドレイン領域上のシリサイド層よりも選 択比の高い物質で形成したものである。

【0017】この発明の請求項9に係る半導体装置は、 請求項1ないし8のいずれかの手段に加え、半導体基板 の一主面に形成する素子分離領域を半導体基板の一主面 から下の高さにかけて形成したものである。

【0018】この発明の請求項10に係る半導体装置の 製造方法は、ソース/ドレイン領域上、ゲート電極上に 形成するシリサイド層は、スパッタリング法によって形 - 成するか、若しくは高融点金属をスパッタリング法によ --- MP法によって平担化し、この絶縁層にコンタクトを形----

り積層後、RTA法によってシリサイド化させて形成。 またはゲート電極を構成するシリコン層に高融点金属を 注入後、RTA法によってシリサイド化して形成したも のであり、少なくともゲート電極上にはもう一層のシリ サイド層が形成され、さらに上記シリサイド層上にCM P法によって平担化を行った絶縁層を形成し、上記絶縁 層中にコンタクトホールを形成し、その後、上記コンタ クトホール内に導電性物質を埋設することでコンタクト を形成する工程を含むものである。

【0019】この発明の請求項11に係る半導体装置の 製造方法は、ゲート電極上にシリサイド層を形成後、上 記シリサイド層上にチタンナイトライド層を形成し、そ の後、上記ゲート電極、シリサイド層、チタンナイトラ イド層の側面に接するように、絶縁物質によってサイド ウォールを形成する工程を含むものである。

【0020】この発明の請求項12に係る半導体装置の 製造方法は、まず半導体基板の一主面に形成された素子 分離領域の上部を半導体基板の一主面程度の高さまでエ ッチングし、その後、素子分離領域上にゲート電極等を 形成する工程を含むものである。

[0021]

【作用】この発明の請求項1に係る半導体装置は、ゲー ト電極上のシリサイド層の方が、ソース/ドレイン領域 上に形成されたシリサイド層よりも厚く形成されている ことにより、シリサイド層上に形成する絶縁層をCMP 法によって平担化し、この絶縁層にコンタクトを形成す る際のコンタクトホール形成の場合に、エッチングによ ってゲート電極が損傷を受けることを防止するものであ

【0022】この発明の讃求項2に係る半導体装置は、 ゲート電極上のシリサイド層の方が、ソース/ドレイン 領域上に形成されたシリサイド層よりも厚く形成されて いることにより、シリサイド層上に形成する絶縁層をC MP法によって平担化し、この絶縁層にコンタクトを形 成する際のコンタクトホール形成の場合に、エッチング によってゲート電極が損傷を受けることを防止するもの

【0023】この発明の請求項3に係る半導体装置は、 ゲート電極上のシリサイド層の方が、ソース/ドレイン 領域上に形成されたシリサイド層よりも厚く形成されて いることにより、シリサイド層上に形成する絶縁層をC MP法によって平担化し、この絶縁層にコンタクトを形 成する際のコンタクトホール形成の場合に、エッチング によってゲート電極が損傷を受けることを防止するもの である。

【0024】この発明の請求項4に係る半導体装置は、 ゲート電極上のシリサイド層の方が、ソース/ドレイン 領域上に形成されたシリサイド層よりも厚く形成されて いることにより、シリサイド層上に形成する絶縁層をC

成する際のコンタクトホール形成の場合に、エッチング によってゲート電極が損傷を受けることを防止するもの である。

【0025】この発明の請求項5に係る半導体装置は、ゲート電極上のシリサイド層の方が、ソース/ドレイン 領域上に形成されたシリサイド層よりも厚く形成されていることにより、シリサイド層上に形成する絶縁層をC MP法によって平担化し、この絶縁層にコンタクトを形成する際のコンタクトホール形成の場合に、エッチングによってゲート電極が損傷を受けることを防止するものである。

【0026】この発明の請求項6に係る半導体装置は、 請求項1に係る作用に加え、さらに、選択比の異なる層 を重ねて形成することで、コンタクトホールエッチング の際に、ゲート電極を突き抜けて深くエッチングされる ことを抑制する。

【0027】この発明の請求項7に係る半導体装置は、ゲート電極の第一のシリサイド層の上にさらにチタンナイトライド層を形成したことで、ゲート電極形成のエッチングの際にこの上部に形成されるレジストパターンの 露光時に、レジスト膜の下面でのエネルギー線などの反射を抑制する。

【0028】この発明の請求項8に係る半導体装置は、ゲート電極上にのみ選択比の高いシリサイド層を形成したことによってソース/ドレイン領域上に形成されたシリサイド層よりもゲート電極はエッチングされにくい構造となっており、ソース/ドレイン領域とゲート電極に当接するように、同時にコンタクトホールを形成する場合に、ゲート電極よりも深くエッチングすることを防止する。

【0029】この発明の請求項9に係る半導体装置は、1ないし8のいずれかの作用に加え、半導体基板の一主面に形成する素子分離領域を半導体基板の一主面から下の高さにかけて形成したため、素子分離領域上に形成されるゲート電極と半導体基板の一主面に形成されるソース/ドレイン領域の上部に形成されるシリサイド層の高さの差が小さくなる。

【0030】この発明の請求項10に係る半導体装置の製造方法は、ゲート電極上にはソース/ドレイン領域上のシリサイド層よりも厚くシリサイド層を形成する工程を有しているため、ソース/ドレイン領域、ゲート電極に当接するようにコンタクトを形成する際、ゲート電極上のシリサイド層は、ソース/ドレイン領域上のシリサイド層よりも強いエッチングストッパーとなる。

【0031】この発明の請求項11に係る半導体装置の 製造方法は、ゲート電極上に形成されたシリサイド層の 上にチタンナイトライド層を形成する工程を有してお り、ゲート電極形成のためのレジストパターン形成にお いてレジスト膜底面でのエネルギー線の反射がない。

【0032】この発明の請求項12に係る半導体装置の

製造方法は、請求項10、11のいずれかの作用に加え、半導体基板の一主面に形成された素子分離領域の上部を半導体基板の一主面の高さまでエッチングする工程と、その素子分離領域の上にゲート電極等を形成する工程を有することで、素子分離領域上に形成されるゲート電極上と半導体基板の一主面に形成されるソース/ドレイン領域上のシリサイド層の高さの差が小さくなる。

[0033]

【実施例】

実施例1. 以下、この発明の一実施例を図について説明 する。図1において、5はゲート絶縁層3、シリコン層 4 からなるゲート電極、13 a は半導体基板の一主面下 に形成されたP型不純物拡散領域、13bは半導体基板 の一主面下に形成されたN型不純物拡散領域、14a及 び14bはそれぞれP+型拡散領域、P-型拡散領域を示 している。15bはゲート電極5上に形成されたシリサ イド層、16a及び16bはソース/ドレイン領域6上 に形成されたシリサイド層、17はゲート電極5上のシ リサイド層15bに当接するように形成されたワード線 コンタクト、18a、18bはソース/ドレイン領域6 上に形成されたシリサイド層16a、16bに当接する ように形成されたコンタクト、19a、19bはCMP 法によって平担化した絶縁層20の上に金属等で構成さ れた配線を示している。その他、従来例の図35ないし 図37で示した記号と同一の記号は同一、若しくは相当 部分を指すものである。

【0034】次に、図1で示した半導体装置の製造方法について、図2ないし図11を参照して説明する。まず、図2に示すように半導体基板1の一主面に案子分配域にを形成し、Nチャネルトランジスタを形成するを形成は13aを、Pチャネルトランジスタを形成する。次に、半導体基板1の一主面の素子分離領域ではが一ト絶縁層となる絶縁層22を形成する。次に、半導体基板1の一主面の素子分離領域2以外の領域にはゲート絶縁層となる絶縁層22を形成する。というを域を表し、上記素子分離領域2と絶縁層22が形成された半導体基板1上には多結晶シリコン層21をスパッタオしくはCVD技術によって形成する。さらに、その多結晶ではスパッタリング法等の方法によりコン層21上にはスパッタリング法等の方法によりまりにはスパッタリング法等の方法によりまりにはスパッタリング法等の方法によりまりにはスパッタリングとでチタンを対して、シリサイド層23を形成する(図2)。

【0035】次に、ゲート電極形成のため、上記チタンシリサイド層23上にゲート電極となる領域の上部にレジストパターンを形成し、これをマスクとしてエッチングを行い、その後レジストパターンを除去すると図3に示すようにゲート電極5を構成するシリコン層4と、その上に形成されるシリサイド層15が形成される。その後、図4に示すようにレジスト膜24を形成し、25で示すイオン注入方向、つまり半導体基板1に対して斜め方向からN型拡散領域13bにP型不純物を注入し、P-型拡散領域14bを形成する。また、その後、レジス

ト膜24を除去し、P型拡散領域13aに対し、同様の 処理を行い、P型拡散領域13aの上部にN型不純物を 注入し、LDD (LIGHTLY DOPED DRAIN) 構造を形成す るためのN-型拡散領域7bを形成する。

【0036】次に、図5に示すように絶縁層26を半導 体基板1の全面に積層する。これを異方性エッチングす ることでゲート電極5の側面部に絶縁層26が残され、 図6に示すようなサイドウォール9が形成される。この 時、ソース/ドレイン領域6上のゲート絶縁層22も同 時に異方性エッチングによって除去され、ソース/ドレ イン領域6上の半導体基板1は露出された状態となる。 その後、図7に示すようにレジスト膜27を形成し、2 8に示すイオン注入方向からP型不純物イオンをN型拡 散領域13トの上部に半導体基板1の一主面に対して垂 直方向に注入する。この処理によってP+拡散領域14 aを形成する。その後、レジスト膜27を除去し、同様 に、P型拡散領域13aに対し、N型不純物を注入し、 N+型拡散領域7aを形成する。このような処理をする ことでLDD構造が構成される。

【0037】次に、拡散層形成時にソース/ドレイン領 域 6 上に形成された自然酸化膜はライトエッチングによ って除去しておき、半導体基板1を露出させ、図8に示 すように半導体基板1の全面にチタン層29をスパッタ リング法等の方法で形成する。次に、RTA法で約60 0~900℃で数十秒加熱する。このような処理を経 て、図9に示すように、ソース/ドレイン領域6上には シリサイド層16a、16bが、また、シリコン層4上 の前の工程において形成したシリサイド層15a上に は、さらにソース/ドレイン領域6上に形成されたシリ サイド層16a、16bと同じ厚さのシリサイド層が積 まれ、その結果、ソース/ドレイン領域6上のシリサイ ド層16a、16bよりも厚いシリサイド層15b (シ リサイド層15aを含む)が形成されることになる。

【0038】次に、上記のような素子が形成された半導 体基板1の全面に、図10に示すように絶縁層20を形 成する。このとき、形成された絶縁層20は半導体基板 1上にゲート電極5や素子分離領域2が形成されている ため、その表面は平担ではなく、凹凸ができた状態とな っている。この状態のままで配線等を絶縁層20上に形 成すると寸法精が悪くなったり、断線してしまう等の恐 れがある。そこで、最近になって用いられるようになっ たСMP技術で平担化を行う。この方法を用いて平担化 を行うことで、図11に示すように、絶縁層20の上部 は凹凸のない面となり、この層上に配線を形成すること が極めて容易になる上、その配線の寸法精度も極めて良 いものとなる。

【0039】また、ソース/ドレイン領域6、ゲート電 極5上のシリサイド層15b、16a、16bに当接す るようにコンタクト17、18a、18bを形成する際

しても、ゲート電極5上に形成したシリサイド層15b は厚く、その選択比は大きいため、深くエッチングされ 過ぎてゲート電極5が損傷を受けることはない。このよ うにして、図1に示す平担化した絶縁層20を含む半導 体装置、特に電界効果トランジスタは形成される。

【0040】また、図1の構造と同様の構造を得ること が可能な別の方法を紹介すると、以下のようになる。 一 つは、ゲート電極5となるシリコン層4の上に形成する シリサイド層15bの構造を2層構造とし、このシリサ イド層は、まず、それぞれチタンなどの高融点金属をス パッタ法等によって積層しておき、その後、RTA法に よって同時にシリサイド化し、2層のシリサイド層を得 るというものである。さらに、ここで積層する高融点金 属層の下層を上層より選択比の高い物質で構成すると、 ゲート電極5上のシリサイド層はソース/ドレイン領域 6上のシリサイド層16a、16bに比べ、非常に高い 選択比を有することになり、コンタクトホールの形成が 容易になる。

【0041】また、別の方法として、ゲート電極5上の シリコン層4の上に形成するシリサイド層15bを2層 構造とし、下層のシリサイド層15aは、シリコン層4 の上部に髙融点金属イオンを注入し、その後、RTA法 によってシリサイド化して得るというものである。これ らの方法を用いても図1に示す構造と同じものが得ら れ、同様の効果が得られる。

【0042】実施例2.以下、この発明の実施例2につ いて説明する。図12において、30はゲート電極5を 構成するシリコン層4上に形成された、チタンシリサイ ドの2~3倍の選択比を持つコパルトシリサイド層であ り、31はコパルトシリサイド層30の上に形成された チタンナイトライド層である。また、32は上記ゲート 電極5を構成するシリコン層4、コパルトシリサイド層 30、チタンナイトライド層31の側面に絶縁層によっ て構成されたサイドウォールを示している。その他、従 来例及び実施例1で示した記号と同一の記号は同一、若 しくは相当部分を示している。

【0043】次に、図12で示した半導体装置につい て、その製造工程を図13ないし図21を参照して説明 する。まず、図13に示すように、半導体基板1の一主 面に素子分離領域2を形成し、Nチャネルトランジスタ を形成する領域にはP型不純物拡散領域13aを、Pチ ャネルトランジスタを形成する領域にはN型不純物拡散 領域13bを形成する。次に、半導体基板1の一主面の **素子分離領域2以外の領域にはゲート絶縁層3となる絶** 緑層22を形成し、上記素子分離領域2と絶縁層22が 形成された半導体基板1上には多結晶シリコン層21を スパッタ若しくはCVD技術によって形成する。さら に、その多結晶シリコン層21上にはスパッタリング法 等の方法によってコバルト層33を積層する。次に、こ に、同時のエッチングによってコンタクトホールを形成 のコバルト層 3.3 をRTA法などにより、シリサイド化 することで、図14に示すコバルトシリサイド層30を 形成する。

【0044】その後、さらに、半導体基板1の全面にチタンナイトライド層31を形成する。次に、ゲート電極5形成のため、所定の形状にレジストパターンを形成し、エッチングを行い、上記チタンナイトライド層31、コパルトシリサイド層30、多結晶シリコン層21をゲート電極5の寸法通りに形成し、図16に示すようにゲート電極5を構成するシリコン層4、その上部に構成されるコパルトシリサイド層30、さらにその上にチタンナイトライド層31が形成される。

【0045】次に、図17に示すようにレジスト膜34 を形成し、35で示すイオン注入方向、つまり半導体基 板1に対して斜め方向からN型拡散領域13bにP型不 純物を注入し、P-型拡散領域14bを形成する。ま た、その後、レジスト膜34を除去し、P型拡散領域1 3 a に対しても同様の処理を行い、P型拡散領域13 a の上部にN型不純物を注入し、LDD構造を形成するた めのN-型拡散領域7bを形成する。さらに、ゲート電 極5を構成するシリコン層4、コバルトシリサイド層3 0、チタンナイトライド層31の側壁に絶縁材料によっ てサイドウォール32を形成する(図18)。このサイ ドウォール形成工程は実施例1での工程と同様であるの で説明を省略する。また、ソース/ドレイン領域6上の 絶縁層22は、この時、同時に除去され、ソース/ドレ イン領域6上は半導体基板1が露出した状態となってい る。

【0046】その後、図19に示すようにレジスト膜37を形成し、36に示すイオン注入方向からP型不純物イオンをN型拡散領域13bの上部に半導体基板1の一主面に対して垂直方向に注入する。この処理によってP+拡散領域14aを形成する。その後、レジスト膜37を除去し、同様に、P型拡散領域13aに対し、N型不純物を注入し、N+型拡散領域7aを形成する。このような処理をすることでLDD構造が構成される。さらに、拡散層形成時に、ソース/ドレイン領域6上に形成された自然酸化膜はライトエッチングによって除去し、半導体基板1を露出させた状態としておく(図20)。

【0047】次に、この半導体基板1上に高融点金属であるチタン層38をスパッタリング法などによって形成し(図21)、次に、RTA法等によってチタン層38をシリサイド化させる。この際、ゲート電極5上部のチタンナイトライド層31上のチタン層38は、チタンナイトライド層31が保護膜となってシリサイド化されず、ソース/ドレイン領域6上のチタン層38のみシリサイド化され、チタンシリサイドとなる。その後、チタンシリサイドに変化しなかったチタン層38を除去すると、図12に示した構造が完成する。

【0048】このように形成された半導体基板1上の電 界効果トランジスタ上に配線を形成する際のコンタクト

ホール形成において、半導体基板1全面に実施例1で示 した場合と同様に絶縁膜を積層して、その後、CMP法 を用いて、絶縁膜表面の平担化を行い、ゲート電極 5 上 のシリサイド層上、及び、ソース/ドレイン領域 6 上の シリサイド層16a、16b上にコンタクトホールを同 時に形成しても、そのコンタクトの深さが異なる場合に おいても、ゲート電極5上のシリサイド層、又はソース /ドレイン領域6上のシリサイド層16a、16bがそ れぞれ下層の保護膜となってエッチングによる突き抜け 防止の働きをする。また、図12に示すように、ソース **/ドレイン領域6上のシリサイド層16a、16bより** も、ゲート電極5上のシリサイド層30の方が半導体基 板1の一主面より高い位置にあり、コンタクトホール形 成の際にゲート電極5上のシリサイド層30がエッチン グされ過ぎる恐れがあるが、ゲート電極5上には、ソー ス/ドレイン領域6上のチタンシリサイド層16a、1 6 bの2~3倍の選択比を有するコバルトシリサイドと いう材料を用いたことでエッチングされ過ぎることを防 止できる。

【0049】実施例3.以下、この発明の実施例3について説明する。図22において、39はLOCOS(LOCAL OXIDATION OF SILICON)法によって形成し、その上部をエッチングすることによって削り取った素子分離領域であり、40はソース/ドレイン領域6上に形成されたシリサイド層16a、16bと同じ物質で構成され、同じ工程で形成されたシリサイド層である。また、41はシリサイド層40の下に形成された、シリサイド層16a、16b、40よりも選択比の大きい物質で構成されたシリサイド層である。その他、従来例、及び実施例1、2で示した記号と同一の記号は同一、若しくは相当部分を示すものである。

【0050】次に、図22で示した半導体装置について、その製造工程を図23ないし図34を参照して説明する。まず、図23において13aは半導体基板の一主面下に形成されたP型不純物拡散領域、13bは半導体基板1の一主面下に形成されたN型不純物拡散領域、2は下敷き酸化膜46に部分的にLOCOS法によって形成された案子分離領域を示している。

【0051】次に、CMP法によって図23で示した構造の上部から半導体基板1の一主面の高さまで、表面が平担になるまでエッチングし、素子分離領域39以外の半導体する(図24)。次に、案子分離領域39以外の半導体基板1表面にゲート絶縁層3となる絶縁層22を形成する(図25)。次に、図26に示すように多結晶シリコン層21を形成し、これをレジストパターンを形成してエッチングすることでパターニングし、ゲート電極5を構成するシリコン層4を形成する(図27)。

【0052】その後、図28に示すように、実施例1で示した場合と同様に、N-型不純物拡散領域、P-型不純物拡散領域を形成する。次に、ゲート電極5を構成する

シリコン層4の側面にサイドウォール42を形成後、半導体基板1の一主面下に実施例1と同じようにN+型不純物拡散領域7a、P+型不純物拡散領域14aを形成する(図29)。次に、ソース/ドレイン領域6上に形成された絶縁層22を除去するため、ライトエッチングを行い、その後、この半導体基板1の全面に対しチタン層43を形成し(図30)、これをRTA法によってシリサイド化させることでゲート電極5上、ソース/ドレイン領域6上にチタンシリサイド層40、16a、16bを形成する(図31)。

【0053】次に、上記半導体基板1の全面に絶縁層44を積層し(図32)、ゲート電極上に形成したシリサイド層40の上面の高さまでエッチバックする(図33)。その後、この半導体基板1の全面にコバルト層45を積層し(図34)、窒素雰囲気中で熱処理を施すと、図22にあるように、シリサイド層40下にコバルトシリサイド層41が形成できる。この機構については、既に、Appl. Phys. Lett. 58(12), 25Mar. 1991 "Growth of epitaxial CoSi2 on(100)Si"、VMIC ConPerence1990 June12-13 "Formation of Self-Aligned TiN/CoSi2 Bilayer from Co/Ti/Si and Contact Fill."等に記載されているのでここでの説明は省略する。

【0054】この方法で形成した図22に示す半導体装置においては、ソース/ドレイン領域6上に形成されるシリサイド層16a、16bよりもゲート電極5上に形成されるシリサイド層40、41の方が厚い膜となったがり、さらに、コバルトシリサイド層41はチタンシリサイド層16a、16b、40よりも2ないし3倍の上にCMPはたって平担化を行った絶縁層を形成後、ソース/ドレイン領域6上、及びゲート電極5を構成するシリンではよいでであると、大型では、上記シリサイド層16a、16b、40、41がが1とにコンタクトホールを同じ工程において形成している。上記シリサイド層16a、16b、40、41がが1となり、ゲート電極5を構成が10を表示がでででででではない。また、上記がよりではない。また、上記がよりにCMP法で平担化した絶縁層を用いると、配象を素子を形成する際、寸法精度の良いものが形成できる。

【0055】また、この実施例3においては、素子分離領域2の上部をエッチングし、素子分離領域2上のゲート電極5と半導体基板1の一主面上のゲート電極5の高さが同じになるように形成したが、実施例1、2において示したように素子分離領域2の上面を残した構造にしても、同様の効果を奏する構成が得られる。また、素子分離領域を半導体基板1の一主面以下の位置に形成したこの構造は、実施例1、2で示した半導体装置にも用いることができる。

[0056]

【発明の効果】以上のように、この発明の請求項1の発明によれば、半導体基板の一主面に形成されたトランジ

スタ等の素子の上に形成された、CMP法によって平担 化した絶縁層にコンタクトホールを形成する際、ゲート 電極がエッチングされ過ぎ、電極を突き抜けてしまうこ とを防止し、さらに、平担化された絶縁層上に容易に寸 法精度の良い配線や素子を形成することが可能となる。

【0057】また、この発明の請求項2の発明に示すように、ゲート電極上の二層のシリサイド層の一層を高融 点金属をシリサイド化させることで得、もう一層はスパッタリングによって積層することで得ても、請求項1の 効果と同様の効果を得ることができる。

【0058】さらに、この発明の請求項3の発明に示すように、ゲート電極上の二層のシリサイド層は、それぞれ高融点金属層を別々に積層し、別々の工程においてRTA法によってシリサイド化することで形成しても、請求項1の効果と同様の効果を得ることができる。

【0059】また、この発明の請求項4の発明に示すように、ゲート電極上の二層のシリサイド層は、それぞれ高融点金属層を別々に積層し、同時にRTA法によってシリサイド化することで形成しても、請求項1の効果と同様の効果を得ることができる。

【0060】さらに、この発明の請求項5の発明に示すように、ゲート電極上の二層のシリサイド層の内の一層は、ゲート電極を構成するシリコン層上部に高融点金属イオンを注入し、もう一層は高融点金属膜を積層し、これらを同時にRTA法によってシリサイド化することで形成しても、請求項1の効果と同様の効果を得ることができる。

【0061】また、この発明の請求項6の発明に示すように、ゲート電極上の二層のシリサイド層は、それぞれ 選択比の異なる二つの物質によって構成されていても、 請求項1の効果と同様の効果を得ることができる。

【0062】さらに、この発明の請求項7の発明に示すように、ゲート電極上のシリサイド層上にさらにチタンナイトライド層を形成したことで、ゲート電極形成のエッチングの際にこの上部に形成されるレジストパターンの露光時にレジスト膜の下面でのエネルギー線の反射を抑制し、寸法精度良くパターンを形成することができる。あり、寸法制度の良い半導体装置を得ることができる。

【0063】また、この発明の請求項8の発明に示すように、ゲート電極上にのみ選択比の高いシリサイド層を形成することで、ソース/ドレイン領域上、ゲート電極上に同時にコンタクトホールを形成する際、ゲート電極以下の高さの層までエッチングが進むことを防止し、これによって容易に寸法精度の良い半導体装置を得ることが可能となる。

【0064】さらに、この発明の請求項9の発明に示すように、半導体基板の一主面に形成する素子分離領域を 半導体基板の一主面から下の高さにかけて形成したため、半導体基板の一主面上にも素子分離領域がある場合 と比較すると、ソース/ドレイン領域の上面とゲート電 極の上面との高さの差が小さくなり、その後、金属配線等を素子の上部に形成する際に必要なコンタクトホールの形成が容易になる。また、ゲート電極上のシリサイド層は、ソース/ドレイン領域上のシリサイド層よりも厚く形成されているため、コンタクトホール形成の際のエッチングによってゲート電極までエッチングされることを防止することが可能であり、精度の良い半導体装置が得られる。

【0065】また、この発明の請求項10の発明に示すように、ゲート電極上にはソース/ドレイン領域上のシリサイド層よりも厚くシリサイド層を形成する工程を有しているため、同時にゲート電極上、ソース/ドレイン領域上に当接するようにコンタクトを形成する際、ゲート電極上のシリサイド層はエッチングストッパーとして働き、ゲート電極上のコンタクトホールを浅く、ソース/ドレイン領域上のコンタクトホールを深く形成できる。また、コンタクトを形成するのはCMP法で平担化した絶縁層であるため、絶縁膜上の配線形成が容易になるという効果がある。

【0066】さらに、この発明の請求項11の発明に示すように、ゲート電極上に形成されたシリサイド層上にチタンナイトライド層を形成する工程を有しており、ゲート電極形成のためのレジストパターン形成においてレジスト膜底面でのエネルギー線の反射がなく、寸法精度良くパターンが形成でき、従って、寸法精度の良い半導体装置が形成できるという効果がある。

【0067】また、この発明の請求項12の発明に示すように、半導体基板の一主面に形成された素子分離領域の上部を半導体基板の一主面の高さまでエッチングする工程と、その素子分離領域の上にゲート電極等を形成する工程を有することで、素子分離領域上に形成されるゲート電極上と半導体基板の一主面に形成されるソース/ドレイン領域上のシリサイド層の高さの差が小さくなり、ソース/ドレイン領域、及びゲート電極上に同時にコンタクトホールを形成する際にゲート電極の下まで突き抜けてエッチングすることを防止し、精度の良い半導体装置が得られる。

【図面の簡単な説明】

【図1】 この発明による一実施例による半導体装置を示す断面図である。

【図2】 この発明の半導体装置の製造工程を示す断面 図である。

【図3】 この発明の半導体装置の製造工程を示す断面 図である。

【図4】 この発明の半導体装置の製造工程を示す断面 図である。

【図5】 この発明の半導体装置の製造工程を示す断面 図である。

【図6】 この発明の半導体装置の製造工程を示す断面図である。

【図7】 この発明の半導体装置の製造工程を示す断面 図である。

【図8】 この発明の半導体装置の製造工程を示す断面 図である。

【図9】 この発明の半導体装置の製造工程を示す断面図である。

【図10】 この発明の半導体装置の製造工程を示す断面図である。

【図11】 この発明の半導体装置の製造工程を示す断面図である。

【図12】 この発明による一実施例による半導体装置を示す断面図である。

【図13】 この発明の半導体装置の製造工程を示す断面図である。

【図14】 この発明の半導体装置の製造工程を示す断面図である。

【図15】 この発明の半導体装置の製造工程を示す断面図である。

【図16】 この発明の半導体装置の製造工程を示す断面図である。

【図17】 この発明の半導体装置の製造工程を示す断面図である。

【図18】 この発明の半導体装置の製造工程を示す断面図である。

【図19】 この発明の半導体装置の製造工程を示す断面図である。

【図20】 この発明の半導体装置の製造工程を示す断面図である。

【図21】 この発明の半導体装置の製造工程を示す断面図である。

【図22】 この発明による一実施例による半導体装置 を示す断面図である。

【図23】 この発明の半導体装置の製造工程を示す断面図である。

【図24】 この発明の半導体装置の製造工程を示す断面図である。

【図25】 この発明の半導体装置の製造工程を示す断面図である。

【図26】 この発明の半導体装置の製造工程を示す断面図である。

【図27】 この発明の半導体装置の製造工程を示す断面図である。

【図28】 この発明の半導体装置の製造工程を示す断面図である。

【図29】 この発明の半導体装置の製造工程を示す断面図である。

【図30】 この発明の半導体装置の製造工程を示す断面図である。

【図32】 この発明の半導体装置の製造工程を示す断面図である。

【図33】 この発明の半導体装置の製造工程を示す断面図である。

【図34】 この発明の半導体装置の製造工程を示す断面図である。

【図35】 従来の技術による半導体装置を示す断面図である。


【図36】 従来の技術による半導体装置を示す断面図である。

【図37】 従来の技術による半導体装置を示す断面図である。

【符号の説明】

1. 半導体基板、2. 秦子分離領域、3. ゲート絶縁 層、4. シリコン層、5. ゲート電極、6. ソース/ド レイン領域、7 a. N+型拡散領域、7 b. N-型拡散領域、8 a、8 b、8 c. シリサイド層、9. サイドウォ

【図1】




13a,13b:P.N型T托物拡散領域 14a,14b:P* P*型拡散領域

156.164,166:シリサイド月


17:7-ド線コンタクト

18a,18b:コンタクト 19a,19b:配線 20:紀縁屋 ール、10. 絶縁層、11. 配線層、12. コンタク ト、12a、12b、コンタクトホール、13a、P型 不純物拡散領域、13b. N型不純物拡散領域、14 a. P+型拡散領域、14b. P-型拡散領域、15a、 15b、16a、16b. シリサイド層、17. ワード 線コンタクト、18a、18b、コンタクト、19a、 19b. 配線、20. 絶縁層、21. 多結晶シリコン 層、22. 絶縁層、23. TiSi2層、24. レジス ト膜、25. イオン注入方向、26. 絶縁層、27. レ ジスト膜、28. イオン注入方向、29. Ti層、3 0. CoSi2層、31. TiN層、32. サイドウォ ール、33. Co層、34. レジスト膜、35、36. イオン注入方向、37. レジスト膜、38. Ti層、3 9. 秦子分離領域、40. TiSi2層、41. CoS i2層、42. サイドウォール、43. Ti層、44. 絶縁層、45. Co層、46. 下敷き酸化膜


[図2]




【図5】




[図3]




[図4]







【図16】




【図18】




【図25】



[図20]




【図22】




39:素子分触领域

+0: TiSi2層 +1: CoSi2層


【図17】




【図19】



【図21】



【図23】




41:下载:酸化膜


[図24]




[图26]




[図27]




【図28】




【図29】




[図30]




[図31]




[図32]




【図33】



[図34]




【図35】




1:辛導待基板、2:素子分離模域、3:5%--紀錄層 4:シリコン層、5:5%--電極、6:3-2/FL4ン模域 7a、7b:N⁺、N^{-型}試象模域、Ba.8b.8c:シリサイド層 9:サイドウォール、10:紀錄層、11:配錄層、12:コンタクト

【図36】.



【図37】



フロントページの続き

(51) Int. Cl. 6

HO1L 21/336

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 29/78

301 P